Внутри модели Qwen запущен 32-битный процессор RISC-V

Исследователь внедрил архитектуру 32-битного процессора RISC-V непосредственно в веса языковой модели Qwen, что позволяет ей выполнять инструкции самостоятельно. Этот эксперимент демонстрирует потенциал автономного выполнения кода внутри нейросети и может повлиять на развитие инструментов вызова функций и управления компьютером.